本文摘要：在高速动态或者非动态信号处理系统当中，用于大容量存储器构建数据内存是一个必不可少的环节，也是系统构建中的重点和难题之一。

在高速动态或者非动态信号处理系统当中，用于大容量存储器构建数据内存是一个必不可少的环节，也是系统构建中的重点和难题之一。SDRAM（实时动态随机采访存储器）具备价格低廉、密度低、数据读取速度快的优点，从而沦为数据内存的选用存储介制裁。

但是SDRAM存储体结构与RAM有较小差异，其掌控时序和机制也较简单，容许了SDRAM的用于。目前，虽然一些能家长微处理器获取了和SDRAM的半透明模块，但其可扩展性和灵活性过于，无法符合现实系统的拒绝，容许了SDRAM的用于。

　　在详尽阐读SDRAM数据文档的前提下，参照ALTERA公司的IPcore,利用可编程器件（CPLD,FPGA）设计了一种标准化的SDRAM控制器。它具备很高的灵活性，可以便利地和其它数据采集分析系统中，如图1右图。

在该系统中，以SDRAM存储阵列内存中频来的高速数据。存满后，数据被较慢朗读至数据处理模块。

下面将对SDRAM掌控模块的设计展开详尽的叙述。　　1SDRAM内存条的结构　　SDRAM内存条由SDRAM内存芯片包含，根据内存条的容量大小要求内存条上内存芯片的个数。

现以MICRON公司生产的TIM16LSDT6464A型SDRAM内存条为事例，详细讲解SDRAM的结构。

本文来源：宝威体育平台-www.fangtu.net